金融界 2025 年 1 月 31 日消息，國(guó)家知識(shí)產(chǎn)權(quán)局信息顯示，上海思爾芯技術(shù)股份有限公司申請(qǐng)一項(xiàng)名為“一種跨 FPGA 的時(shí)序預(yù)算約束方法、裝置、設(shè)備及介質(zhì)”的專利，公開(kāi)號(hào) CN 119378464 A，申請(qǐng)日期為 2024 年 10 月。 專利摘要顯示，本發(fā)明公開(kāi)了一種跨 FPGA 的時(shí)序預(yù)算約束方法、裝置、設(shè)備及介質(zhì)，涉及電子設(shè)計(jì)自動(dòng)化技術(shù)領(lǐng)域，該方法包括：根據(jù)讀取的用戶網(wǎng)表構(gòu)建跨 FPGA 時(shí)序圖，并提取各 FPGA 中的待分析路徑段，按照其路段類型，分別獲取對(duì)應(yīng)的至少一條最長(zhǎng)路徑；在跨 FPGA 時(shí)序圖的時(shí)序報(bào)告中，獲取與各最長(zhǎng)路徑對(duì)應(yīng)的時(shí)序報(bào)告內(nèi)容，并計(jì)算每個(gè)待分析路徑段針對(duì)匹配的每條最長(zhǎng)路徑的時(shí)序預(yù)算值，為各待分析路徑段添加時(shí)序預(yù)算約束。通過(guò)根據(jù)跨 FPGA 時(shí)序圖中各待分析路徑段對(duì)應(yīng)的最長(zhǎng)路徑計(jì)算時(shí)序預(yù)算值，為各待分析路徑段添加時(shí)序預(yù)算約束，實(shí)現(xiàn)在跨 FPGA 設(shè)計(jì)中考慮分割邊界處的時(shí)序路徑的影響，進(jìn)行精確的時(shí)序預(yù)算和約束，提高了設(shè)計(jì)的穩(wěn)定性和可靠性。 天眼查資料顯示，上海思爾芯技術(shù)股份有限公司，成立于2004年，位于上海市，是一家以從事軟件和信息技術(shù)服務(wù)業(yè)為主的企業(yè)。企業(yè)注冊(cè)資本6000萬(wàn)人民幣，實(shí)繳資本6000萬(wàn)人民幣。通過(guò)天眼查大數(shù)據(jù)分析，上海思爾芯技術(shù)股份有限公司共對(duì)外投資了7家企業(yè)，參與招投標(biāo)項(xiàng)目78次，知識(shí)產(chǎn)權(quán)方面有商標(biāo)信息121條，專利信息146條，此外企業(yè)還擁有行政許可7個(gè)。 本文源自金融界 |
