金融界 2025 年 1 月 22 日消息，國(guó)家知識(shí)產(chǎn)權(quán)局信息顯示，上海思爾芯技術(shù)股份有限公司申請(qǐng)一項(xiàng)名為“FPGA 電路中的靜態(tài)時(shí)序分析方法、裝置、設(shè)備及介質(zhì)”的專利，公開(kāi)號(hào) CN 119272677 A，申請(qǐng)日期為 2024 年 9 月。 專利摘要顯示，本發(fā)明實(shí)施例公開(kāi)了一種 FPGA 電路中的靜態(tài)時(shí)序分析方法、裝置、設(shè)備及介質(zhì)。該方法包括：獲取 FPGA 電路設(shè)計(jì)中的網(wǎng)表；根據(jù)網(wǎng)表，確定當(dāng)前電路器件滿足預(yù)設(shè)黑盒處理?xiàng)l件時(shí)，將當(dāng)前電路器件作為黑盒器件；獲取黑盒器件的端口連接文件，并根據(jù)端口連接文件確定黑盒器件的連接關(guān)系；根據(jù)連接關(guān)系中的輸入接口類型和輸出接口類型，將連接關(guān)系映射至目標(biāo)連接類型；獲取與目標(biāo)連接類型對(duì)應(yīng)的鏈路傳輸延時(shí)，并根據(jù)鏈路傳輸延時(shí)確定各時(shí)序路徑對(duì)應(yīng)的路徑延時(shí)；根據(jù)各路徑延時(shí)，確定 FPGA 電路設(shè)計(jì)是否滿足預(yù)期工作要求。通過(guò)將 FPGA 電路中的較大設(shè)計(jì)器件簡(jiǎn)化為黑盒進(jìn)行處理，可以簡(jiǎn)化靜態(tài)時(shí)序分析，達(dá)到快速時(shí)序分析目的，避免內(nèi)存占用過(guò)大。 天眼查資料顯示，上海思爾芯技術(shù)股份有限公司，成立于2004年，位于上海市，是一家以從事軟件和信息技術(shù)服務(wù)業(yè)為主的企業(yè)。企業(yè)注冊(cè)資本6000萬(wàn)人民幣，實(shí)繳資本6000萬(wàn)人民幣。通過(guò)天眼查大數(shù)據(jù)分析，上海思爾芯技術(shù)股份有限公司共對(duì)外投資了7家企業(yè)，參與招投標(biāo)項(xiàng)目78次，知識(shí)產(chǎn)權(quán)方面有商標(biāo)信息121條，專利信息146條，此外企業(yè)還擁有行政許可7個(gè)。 本文源自金融界 |
