金融界 2024 年 12 月 24 日消息，國(guó)家知識(shí)產(chǎn)權(quán)局信息顯示，上海安路信息科技股份有限公司申請(qǐng)一項(xiàng)名為“基于 FPGA 器件移動(dòng)的時(shí)序優(yōu)化控制方法及裝置”的專利，公開(kāi)號(hào) CN 119167854 A，申請(qǐng)日期為 2024 年 7 月。 專利摘要顯示，本發(fā)明公開(kāi)了一種基于 FPGA 器件移動(dòng)的時(shí)序優(yōu)化控制方法及裝置，獲取若干待移動(dòng) FPGA 器件的位置信息和 Slack 時(shí)序值；根據(jù)位置信息，在若干待移動(dòng) FPGA 器件中選取目標(biāo) FPGA 器件；其中，每一目標(biāo) FPGA 器件之間的距離為柵格間距；篩選 Slack 時(shí)序值大于時(shí)序緊張閾值的目標(biāo) FPGA 器件，獲得同步移動(dòng)器件；將每一同步移動(dòng)器件合并為偽裝器件，并基于單體器件時(shí)序優(yōu)化算法對(duì)偽裝器件進(jìn)行移動(dòng)控制。本發(fā)明基于位置信息和 Slack 時(shí)序值進(jìn)行 FPGA 器件的篩選，現(xiàn)了多個(gè) FPGA 器件的同步移動(dòng)，繼而實(shí)現(xiàn)了多個(gè) FPGA 器件的同步時(shí)序優(yōu)化，提高了 FPGA 的布局效率。 本文源自金融界 |
